ＢＥＬＬＥ検出器（ＫＥＫ，Ｂ−Ｆａｃｔｏｒｙ）の読出し用ＬＳＩ（ＱＴＣ）

                                                                                     高エネルギー物理学研究所 塚田 究

  本電子回路は、ＫＥＫ、B-Factory計画におけるＢＥＬＬＥ検出器（セントラル・ドリフト・チェンバー、エアロジカル・カウンター等）
の読み出し用ＬＳＩである。これにより検出器からの入力信号；クーロン量（Ｑ；Ｃｈａｒｇｅ）は、プリアンプ、整形増幅器などを介し、
その入力タイミングの情報とともに、汎用ロジック・パルス（ＥＣＬ）の時間幅（Ｔ；Ｔｉｍｅ）に変換（Ｃ；Ｃonvert）される。
  このＱ ｔｏ Ｔ Ｃonverter（以下ＱＴＣ）に要求される機能／性能は、高速に動作することは言うまでもなく、（１）時間分解能：６〜
１２ビット可変（場合によっては１５ビットまで対応できること）、（２）時間分解精度：500ｐｓｅｃ以下、（３）入力信号の検出感度：
０．５ｍＶ （ノイズの除去も考慮すること；コンパレータを２段使用する） 、（４）変換開始のタイミングでは、セルフ・スタート （ 入
力タイミングの情報を含む ） 、隣接するチャンネルのトリガーによるスタート、外部信号によるスタートの何れかを選択できること、
（５）入力ダイナミック・レンジの設定を行えること（積分機の積分係数を３段階に切替える）、（６）ＴＴＬ／ＣＭＯＳインターフェー
スを内臓すること、（７）ＤＡＣ（６チャンネル）を搭載すること、（８）ＱＴＣのチャンネル数：２ｃｈ／ｃｈｉｐ等々盛り沢山である。
  上記の要求を基に検討した結果、市販品はないのでアナログ／ディジタルのＢｉ−ＣＭＯＳプロセスで開発するしかないと言うことになっ
た（１９９４年秋）。しかしながら、我々の業界（日本の高エネルギー物理学）においてＢｉ−ＣＭＯＳプロセスによる開発をした経緯も
なければ（バイポーラ・プロセスのみ、あるいはＣＭＯＳプロセスのみならばできていた。）、その開発環境（ワークステーションで
動く高速の回路シミュレーターなど）もなく、加えて、日本国内で（安く）請負う会社もないのが現実であった（１９９４年冬）。
仕方がないので、基本的な回路設計をするためにある会社（国内代理店）のデザイン・ルームに３週間程（１９９５年春）、その後
さらに、（英語の苦手な）筆者は、回路設計／解析をするために外国に３週間程度（１９９５年夏）住込むことを余儀なくされた。
  一般に、電子回路を設計する場合、常に高速性を損なうことなく消費電力を抑えなければならないと言う矛盾する厳しい条件が付
きまとうが、このチップも例外ではなく設計に悩まされた（〜１Ｗ／ｃｈｉｐ）。また、コンピュータの処理能力のトランジスタ数
で6,000個を超える、ＬＳＩと言うよりはむしろＶＬＳＩと言った方が適切かと思われるQTC（84pinPLCC）では、全体の直流解析だけ
でも数十時間を要し、開発期間を考えると焦りを禁じえず最も悩まされた点である。
  １９９６年早々、QTCのサンプル・チップができてくるので、テスト・ベンチによるアナログ部およびディジタル部のの基本的な動
作の検証、あるいはＶＭＥカードを作り、テスト・チェンバーなどの信号による総合的な実用性の有無を評価しなければならない。
  本研究会では、ＱＴＣの機能／動作の紹介、回路シミュレーションの結果、回路開発に当たり経験／失敗したこと、本研究会までに
間に合えば評価用サンプル・チップの特性試験結果について報告する。